其实说回来，CPU性能到一定高度，CISC比RISC更加优秀。ISA作为用户和机器的中间语言，沟通最大的障碍就是翻译过程信息的缺失。你看CPU的prefetch算法天天研究啥，不就是猜用户在干嘛吗？ 有时候猜一个loop就费老鼻子劲了，但一个loop，编译器不知道吗？ 知道，没法说给硬件听啊。OoO也是，指令的ILP情况编译器不是更清楚？硬件还是不知道啊。未来要进一步提升性能，扩展ISA，适度复杂化，把信息通过无实际功能意义的ISA-HINT传递给硬件是必不可少的路径，指令发射数已经够高了，多发射一些不是啥大事。再说题外话，求大家别想着把RISC-V搞成高性能CPU啦，基因不对，精简是精简了，但能够传递给硬件的信息更少得可怜，指令密度也低得要死，高阶的技术很多用不好。以RISC-V的精简，是为了DSA而存在的，那是Patterson的原意。
....
算上工艺差异之后还有一个巨大margin，要知道开始说了intel的功耗控制能力是领先ARM的。这个margin是我一直没有完全确定原因的空隙。
#arm #x86
https://www.zhihu.com/question/267873770/answer/886004257?utm_campaign=rss&utm_medium=rss&utm_source=rss&utm_content=title