This media is not supported in your browser
VIEW IN TELEGRAM
پایه PUDC در زمان کانفیگ یا همون پروگرام شدن Bitstream تعیین میکه که تمام پایه های FPGA در حالت Pul-up قرار بگیرن یه Hi-Z
در زمان پروگرام شدن Bitstream ممکنه شاهد نویز روی پایه ها باشیم و میتونه در مدارات حساس مثه مدارات قدرت باعث خسارت یا سوختن قطعات بشه.
در ورکشاپ طراحی سخت افزار ZYNQ و FPGA ما به این نکات میپردازیم تا سخت افزار های مقاوم و درست طراحی کنیم
جهت اطلاعات بیشتر از ورکشاپ طراحی سخت افزار به وب سایت تکسان مراجعه فرمایید
@taksuntec
در زمان پروگرام شدن Bitstream ممکنه شاهد نویز روی پایه ها باشیم و میتونه در مدارات حساس مثه مدارات قدرت باعث خسارت یا سوختن قطعات بشه.
در ورکشاپ طراحی سخت افزار ZYNQ و FPGA ما به این نکات میپردازیم تا سخت افزار های مقاوم و درست طراحی کنیم
جهت اطلاعات بیشتر از ورکشاپ طراحی سخت افزار به وب سایت تکسان مراجعه فرمایید
@taksuntec
Comments
Be the first to add a comment
Log in to comment